低算力ASIC集群

低算力ASIC的优势在于其高能效比 (P/W) 和低成本。它通过集成数百甚至上千个专用计算核心,以“量”取胜,适用于任务高度可并行化的场景。通常会在机柜中放置数块算力板,每块算力板规划数百颗以上的ASIC。

 · 2 分钟阅读

低算力ASIC集群

🔬 低算力ASIC集群

基于数量堆叠与极致能效比的架构析

🚀 应用与功能概述:高密度计算

不同于高算力AI芯片的模式,低算力ASIC的优势在于其高能效比 (P/W) 和低成本。它通过集成数百甚至上千个专用计算核心,以“量”取胜,适用于任务高度可并行化的场景。通常会在机柜中放置数块算力板,每块算力板规划数百颗以上的ASIC。

应用领域与架构特点

应用领域 核心任务 结构特点 行业常用型号/架构
数据加密/哈希运算 极度重复的整数哈希计算 阵列式 ASIC 核心,低功耗、高密度 Bitmain BM13xx 系列,Canann A12xx 系列
边缘 AI 推理 传感器数据预处理、小型模型推理 NPU 阵列,追求 INT8/INT4 极低延迟推理 专用 IoT/边缘计算 NPU 模块

关键元器件与功能差异

与高端通用算力卡不同,低算力ASIC卡更强调多路电源分配和板级高密度互联。

功能分类 核心元器件 概述功能 (强调低算力ASIC)
计算核心 ASIC 阵列芯片 (NPU/Hash Core) 大量执行单一/简化指令集的计算核心,追求极致能效。
高速互联 PCIe Bridge / Local Switch 负责将主机任务高效地分发给板载的数百颗ASIC芯片。
电源管理 多路 DC-DC VRM 模块 负责将输入电压转换为多路极低电压、超大电流,均匀分配给整个 ASIC 阵列。
局部存储 小容量 DRAM / SRAM 仅用于存储当前计算任务的输入和输出结果,对带宽要求远低于 HBM。

🎨 低算力ASIC阵列系统架构图

主机系统 / 外部接口 Local Bus AUX Power (12V) Control / Sideband FPGA 通信 (任务分配) ASIC Core 1 ASIC Core 2 ASIC Core 3 ASIC Core N ASIC 低算力核心阵列 (N颗) Local Data/Result Bus 本地缓存 (SRAM / DRAM) 输入电源 (12V) ASIC Array VRM (多路供电) 辅助电源 (3.3V, 1.8V) 管理控制器 (MCU) I2C / 故障管理 Power/Temp Control

📋 物料清单 (BOM)

功能分类 元器件名称 常用型号 替代参考 制造商
计算核心 ASIC 阵列芯片 BM1397 (低功耗Hash Core) 或定制 NPU 寒武纪思元边缘系列、比特大陆 BM 系列 BITMAIN / CAMBRICON
高速互联 PCIe Bridge/Switch PLX PEX 系列 或 Marvell 澜起科技 PCIe Retimer / 景嘉微 JM系列 LANQI / JINGJIAWEI
局部存储 小容量 DDR4 / SRAM Micron DDR4/3L (低功耗版) 长鑫存储 (CXMT) DDR3/4 CXMT / MICRON
电源管理 多相 PWM 控制器 Renesas ISL 系列 或 TI TPS 系列 南芯 (Southchip) SC30xx 系列 SOUTHCHIP / TI
逻辑控制 板载 MCU (低功耗) STM32 系列 (F1/F4) 兆易创新 (GD) GD32 系列 / 华大半导体 HC32 GD / HDSC / ST

N
NX

No comments yet.

添加评论
Ctrl + Enter 添加评论